PCB Layout 指南(下)
4.1 确定电源连接关系。
4.2 数字信号布线区域中，用 10uF 电解电容或钽电容与 0.1uF 瓷片电容并联後接在电
源/地之间.在 PCB 板电源入口端和最远端各放置一处，以防电源尖峰脉冲引发的噪声干扰。
4.3 对双面板，在用电电路相同层面中，用两边线宽为 200mil 的电源走线环绕该电路。
(另一面须用数字地做相同处理)
4.4 一般地，先布电源走线，再布信号走线
5. 地
5.1 双面板中，数字和模拟元器件(除 DAA)周围及下方未使用之区域用数字地或模拟地
区域填充，各层面同类地区域连接在一起，不同层面同类地区域通过多个过孔相连:Modem
DGND 引脚接至数字地区域， AGND 引脚接至模拟地区域 ;数字地区域和模拟地区域用一
条直的空隙隔开。
5.2 四层板中， 使用数字和模拟地区域覆盖数字和模拟元器件(除 DAA)； Modem DGND
引脚接至数字地区域， AGND 引脚接至模拟地区域 ;数字地区域和模拟地区域用一条直的空
隙隔开。
5.3 如设计中须 EMI 过滤器， 应在接口插座端预留一定空间， 绝大多数 EMI 器件(Bead/
电容)均可放置在该区域 ;未使用之区域用地区域填充，如有屏蔽外壳也须与之相连。
5.4 每个功能模块电源应分开。功能模块可分为： 并行总线接口、显示、数字电路(SRAM、
EPROM、 Modem)和 DAA 等，每个功能模块的电源/地只能在电源/地的源点相连。
5.5 对串行 DTE 模块，使用去耦电容减少电源耦合，对电话线也可做相同处理。
5.6 地线通过一点相连，如可能，使用 Bead；如抑制 EMI 需要，允许地线在其它地方
相连。
5.7 所有地线走线尽量宽， 25-50mil。
5.8 所有 IC 电源/地间的电容走线尽量短，并不要使用过孔。
6. 晶振电路
6.1 所有连到晶振输入/输出端(如 XTLI、 XTLO)的走线尽量短，以减少噪声干扰及分布
电容对 Crystal 的影响。 XTLO 走线尽量短，且弯转角度不小於 45 度。 (因 XTLO 连接至上
升时间快，大电流之驱动器)
6.2 双面板中没有地线层，晶振电容地线应使用尽量宽的短线连接至器件上
离晶振最近的 DGND 引脚，且尽量减少过孔。
6.3 如可能，晶振外壳接地。
6.4 在 XTLO 引脚与晶振/电容节点处接一个 100 Ohm 电阻。
6.5 晶振电容的地直接连接至 Modem 的 GND 引脚，不要使用地线区域或地线走线来
连接电容和 Modem 的 GND 引脚
7. 使用 EIA/TIA-232 接口的独立 Modem 设计
7.1 使用金属外壳。 如果须用塑料外壳，应在内部贴金属箔片或喷导电物质以减小
EMI。
7.2 各电源线上放置相同模式的 Choke。
7.3 元器件放置在一起并紧靠 EIA/TIA-232 接口的 Connector。
7.4 所有 EIA/TIA-232 器件从电源源点单独连接电源/地。电源/地的源点应为板上电源
输入端或调压芯片的输出端。
7.5 EIA/TIA-232 电缆信号地接至数字地。
7.6 以下情况 EIA/TIA-232 电缆屏蔽不用接至 Modem 外壳 ;空接 ;通过 Bead 接到数字
地 ;EIA/TIA-232 电缆靠近 Modem 外壳处放置一磁环时直接连到数字地
8. VC 及 VREF 电路电容走线尽量短，且位於中性区域。
8.1 10uF VC 电解电容正极与 0.1uF VC 电容的连接端通过独立走线连至 Modem 的 VC
引脚(PIN24)。
8.2 10uF VC 电解电容负极与 0.1uF VC 电容的连接端通过 Bead 後用独立走线连至
Modem 的 AGND 引脚(PIN34)。
8.3 10uF VREF 电解电容正极与 0.1uF VC 电容的连接端通过独立走线连至 Modem 的
VREF 引脚(PIN25)。
8.4 10uF VREF 电解电容负极与 0.1uF VC 电容的连接端通过独立走线连至 Modem 的
VC 引脚(PIN24)；注意与 8.1 走线相独立
使用之 Bead 应满足：
100MHz 时，阻抗=70W ; ;
额定电流=200mA ; ;
最大电阻=0.5W。
9. 电话和 Handset 接口
9.1 Tip 和 Ring 线接口处放置 Choke。
9.2 电话线的去耦方法与电源去耦类似，使用增加电感组合体、 Choke、电容等方法。
但电话线的去耦比电源去耦更困难也更值得注意， 一般做法是预留这些器件的位置，以便
性能/EMI 测试认证时调整。
9.3 Tip 和 Ring 线到数字地间放置耐压高的滤波电容(0.001uF/1KV)。
这个还是有经验才好处理的，
建议整理成pdf格式，方便大家下载学习