微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > PCB设计学习讨论 > 四层板设计之屏蔽盖问题

四层板设计之屏蔽盖问题

时间:10-02 整理:3721RD 点击:
论坛4层板学习中有一个对主芯片的屏蔽盖,对这个屏蔽盖的作用我能理解。http://bbs.eeworld.com.cn/thread-462021-1-1.html这个帖子中二楼解释的挺清楚。

不过我又冒出来几个问题:

1.在具体什么情况要使用屏蔽盖?

2.屏蔽盖的大小应该是可以根据实际板子打样的,那问题是我们现在设计的电路中我们怎么考虑那些元器件要被“包在”屏蔽盖里面呢?

扫一扫,关注 EEWORLD 微信订阅号

行业资讯、电子趣闻、技术干货、精彩活动……尽可掌握

简单说有两种
1、容易产生干扰的,比如射频信号源
2、容易被干扰的,比如万用表里交流放大部分,台式机里的这部分大都有个屏蔽罩

楼上回答的对,屏蔽罩大小是根据要被屏蔽电路的面积来定的,盖住就好

那就是论坛封装里的屏蔽盖不一定适用,要看我自己电路排版,需要覆盖那些然后把屏蔽盖调整下了。

谢谢解答

原来如此,谢谢

根据楼上说的两条原则进行预判,然后在对应的地方预留屏蔽罩,大小呢最好还是小一点比较好,毕竟牵扯到价格问题。屏蔽罩打样的话比较贵,因为这个打样是手工制作的。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top