有没有做过1G采样系统的PCB

楼主用什么AD，或者多个AD并联，采用时钟管理器件给时钟？

多吧。。楼主自己想学这方面的吗。

可能会用一个AD芯片，如max104,max108之类的。考虑到时钟产生的难度，也可能会选用多个并联的AD,但是这样很麻烦啊！有人说时钟很难设计，不知道有没有做过的人，帮忙分析一下：用一个1GHz的时钟和一个AD好，还是用500MHz的时钟和两个AD好啊？

可又介绍一些这方面的资料吗？又前做高速的设计不是很多，现在有项目要用到。谢谢！

自顶一下

肯定是找专用时钟芯片了，有可以产生1G的时钟芯片，也有产生多路固定相移的时钟芯片，从你AD后面的角度考虑（应该是用FPGA吧），用多片低频的AD并联可能更好，起码我想同步还有吞吐量方面会更好，我也没做过1G的采样，如果是我要做，我可能用4片250MHz的AD并联，哈哈