微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > PCB设计学习讨论 > GPS设计之EMI

GPS设计之EMI

时间:10-02 整理:3721RD 点击:
由于GPS信号极其微弱,新产品研发过程就是一个不断规避和降低EMI的过程。如果制定EMI对策仅仅以通过某些标准为目标,那将产生一个非常失败的产品。个人的设计目标是当GPS工作时,在1575.42MHz±20MHz的范围,内部EMI控制在-90dBm以下。
GPS属于手持式多媒体播放器的延伸,我们逐一分析从各干扰源。
1、CPU干扰第一大发射源。内部运算器及控制器运行需要,pll通常把晶振频率提高至100~800MHz;与DRAM、Flash、SD卡之间不确定的高速数据流量,这些噪声经过倍频会叠加至1575.42MHz频段,强度是GPS信号数百上千倍,直接导致天线无法正常工作。有效对策是将CPU远离天线放置;BGA封装的CPU的去耦电容就近放置在其背面,并加以屏蔽盖;地址数据总线尽量少打过孔与外部连接,走线四周铺地隔离;时钟线不走环绕线,并做好终端匹配,以减少过冲及振铃。
2、DRAM、Flash、SD卡做为外部存储器是CPU最直接经常访问的器件,走线及外露Pin脚上的快速高低电平变化将电磁波发射到内部各个角落。DRAM应最靠近CPU放置,其次是Flash;地址数据线最好放置22ohm电阻以消减电平;TSSOP封装比BGA封装发射更多的电磁波;SD座铁壳是最好的屏蔽材料,但前提是必须良好接地,否则干扰不亚于DRAM。
3、DC/DC、D类放大器作为高效能源转换器,pwm是其EMI的来源。DC/DC外部电感和肖特基二极管须顺应电流方向放置,在电压振荡时不会形成环路;去耦电容采用ESR较低的钽电容,并采用贴片封装;输入输出多打过孔与电源层连接;D类放大器放置在扬声器附近,低通电路靠近D类放大器。
4、晶振是效率最高的干扰源,尽可能缩短与它的连接线。
5、液晶屏排线及背壳必须屏蔽并良好接地,屏排线插座如不能加屏蔽盖,那就做好终端匹配。
屏蔽盖是最好的EMI对策,前提是必须运用得当:
1、屏蔽盖的形状以简单矩形最好,少使用内凹角;
2、面积适当,过大面积使用反而减弱屏蔽效果;
3、屏蔽盖与PCB接地露铜充分接触,最好的方法是完全封闭。为方便维修,最好使用两件套;
4、屏蔽盖与其它金属件(例如电镀的外壳、液晶屏金属背壳)形成连续良好的接地。
pcb设计也是非常重要的工作。前期布局将较大的干扰源,如CPU、DRAM、Flash、DC/DC、SD远离天线;靠近天线区域铺以连续的地,尽量不要走线;高频信号线可走PCB内层;有效利用电池、SD座等金属零件吸收EMI;合理使用割地手段隔离干扰;使用埋孔、盲孔是弥补过孔辐射干扰的有效手段,但会增加成本。
以上所有手段都是为了保证天线下方有良好的接地,并不是所有金属都可以屏蔽,前提是良好接地。

上一篇:YX7603C
下一篇:地的分类与作用

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top