为什么LPDDR3的布线不要求等长？

昨天第一次看到mtk手机PCB的Layout guide，
看到LPDDR3内容中，
特别注明“所有讯号线均不需要调等长，也不需要特别做阻抗匹配，只要让线长越短越好。”

但是诸如PC、工控、汽车电子等上的DDR3一般都要求相关的信号线做等长和阻抗匹配。

为什么会有这样的差别呢?

因为DDR3控制器可以自动调整信号相位。

为什么jMTKLPDDR3的布线不要求等长  我也想知道，好多消费性平台多要等长

时序满足就可以

是手机CPU比其它的CPU在DDR接口多一个调整信号延时的功能?
还是说CPU跟LPDDR之间很近，并且PIN的顺序保证了LPDDR接口的信号走线长度相当，不会对时序有太大影响?

路过看看

芯片有处理，在手机板那么小的空间里面DDR与主控的距离实在太近了，近到你只要照参考的设计走好线就好。那么点等长已经忽略不计了。PC，工控的大通用器件你可以想象能手机这么堆么。

有事实及理论依据么?

只能说明手机芯片做得比较好，这一块的容错能力比较强。MTK平台这一块的走线确实相对比较简单。

目前常见的DDR3控制器都有write leveling功能，用来自动调整调整DQS与CK之间的相位关系，但是这个调整能力是有限度的。在常见的工控以及大的消费电子板中设计中因为PCB走线很长，所以必须做严格的数据线等长和终端电阻匹配；在手机电路板中，器件堆叠程度较高，ddr3信号走线长度完全可以控制在write leveling的调整范围之内。

当然有依据，我做过DDR3控制器

这不是依据

那你看十楼的解释好了

10L的回复好

我做过DDR3控制器，知道有这个功能，这就是依据喽