MT6572的TDSCDMA射频如何配置

各位兄弟，请帮忙看下，MT6572的TDSCDMA射频如何配置：
使用的PA是RF9810,配置表如下，射频部分只有一项发射配置
TX Enable           GpCtrl2             GpCtrl1                 GpCtrl0                                      Mode
       1                     0                     0                           1                                         TD-SCDMA

在文件tl1d_custom_rf.h中该如何配置那
文件内容如下：
#if defined (RF9810)
/*--------------------------------------------------------*/
/*           bit   pin                                    */
/*            0    GPCTRL0                                */                                    
/*            1    GPCTRL1                            */                                    
/*            2    GPCTRL2                             */                                    
/*            3    TX_EN                                  */                                    
/*            4    not used                                    */                                    
/*            5    not used                               */                                    
/*            6    not used                                    */                                    
/*            7    not used                                */                                    
/*            8    not used                                */                                    
/*            9    not used                                 */  
/*            10   not used                               */
/*            11   not used                               */
/*            12   not used                                  */      
/*            13   not used                               */   
/*            14   not used                               */                        
/*--------------------------------------------------------*/
T_TD_CUSTOMIZATION_STRUCT    AST_TL1_RF_PARAMETER_DEFAULT[] = {{
//T_BPI_SETTING
{
  //TX_2G34   TX_2G01/TX_1G90
// [7:4]     [3:0]  
   (1<<4)     +   1,                                 //PA_STAGE          data[0]
                                //3:PA_HGAIN PA_MGAIN PA_LGAIN
                                //2:PA_HGAIN PA_MGAIN
                                //1:PA_HGAIN

   {
  /////////////////////DBB_BPI_AREA1 begin (fix for TX Control )/////////////////////////////
  //GPTRL2  GPTRL1  GPTRL0            RFconflict
   (1<<2) +(1<<1)  +(1<<0)         +(1<<31),     //TX_CTRL_BITMASK   data[1]
   (0<<2) +(0<<1)  +(0<<0)         +(1<<31),     //TX_2G34 PA_HGAIN  data[2]
   (0<<2) +(0<<1)  +(0<<0)         +(1<<31),     //TX_2G34 PA_MGAIN  data[3]
   (0<<2) +(0<<1)  +(0<<0)         +(1<<31),     //TX_2G34 PA_LGAIN  data[4]
   (0<<2) +(0<<1)  +(1<<0)         +(1<<31),     //TX_2G01 PA_HGAIN  data[5]
   (0<<2) +(0<<1)  +(1<<0)         +(1<<31),     //TX_2G01 PA_MGAIN  data[6]
   (0<<2) +(0<<1)  +(1<<0)         +(1<<31),     //TX_2G01 PA_LGAIN  data[7]
   (0<<2) +(0<<1)  +(1<<0)         +(1<<31),     //TX_1G90 PA_HGAIN  data[8]
   (0<<2) +(0<<1)  +(1<<0)         +(1<<31),     //TX_1G90 PA_MGAIN  data[9]
   (0<<2) +(0<<1)  +(1<<0)         +(1<<31),     //TX_1G90 PA_LGAIN  data[10]
   (0<<2) +(0<<1)  +(0<<0)         +(0<<31)      //TX_DISABLE        data[11]
/////////////////////DBB_BPI_AREA1 end///////////////////////////////////////////////////
    },
    {
/////////////////////DBB_BPI_AREA2 begin (fix for RX Control)///////////////////////////
   //GPTRL2  GPTRL1  GPTRL0       RFconflict    TXEN     
   (1<<2) +(1<<1)  +(1<<0)        +(1<<31)   + (1<<3),      //RX_CTRL_BITMASK   data[12]
   (0<<2) +(0<<1)  +(0<<0)        +(1<<31)   + (0<<3),      //RX_2G34           data[13]
   (0<<2) +(1<<1)  +(1<<0)        +(1<<31)   + (0<<3),      //RX_2G01           data[14]
   (0<<2) +(1<<1)  +(1<<0)        +(1<<31)   + (0<<3),      //RX_1G90           data[15]
   (0<<2) +(0<<1)  +(0<<0)        +(0<<31)   + (0<<3)       //RX_DISABLE        data[16]
  /////////////////////DBB_BPI_AREA2 end///////////////////////////////////////////////////
    },
    {
  /////////////////////DBB_BPI_AREA3 begin/////////////////////////////////////////////////   
  //TXEN    VEN
    (1<<3),                                      //PA_BITMASK       data[17]
    (0<<3),                                         //PA_ENABLE_2G34   data[18]   
    (1<<3),                                         //PA_ENABLE_2G01   data[19]
    (1<<3),                                         //PA_ENABLE_1G90   data[20]
    (0<<3)                                         //PA_DISABLE       data[21]  
  /////////////////////DBB_BPI_AREA3 end///////////////////////////////////////////////////
    },
    {
  /////////////////////DBB_BPI_AREA4 begin/////////////////////////////////////////////////   
//enable/disable Other fuction
    (0<<0),                                             //?_BITMASK        data[22]
    (0<<0),                                             //?_ENABLE         data[23]   
    (0<<0)                                              //?_DISABLE        data[24]   
  /////////////////////DBB_BPI_AREA4 end///////////////////////////////////////////////////                                                                                    
    },
    {
  /////////////////////DBB_BPI_AREA5 begin/////////////////////////////////////////////////   
  //enable/disable Other fuction
    (0<<0),                                             //?_BITMASK        data[25]
    (0<<0),                                             //?_ENABLE         data[26]   
    (0<<0)                                             //?_DISABLE        data[27]   
  /////////////////////DBB_BPI_AREA5 end///////////////////////////////////////////////////
    }
},
//T_ABB_APC_VOLT
{
     0x25,//HGv = 1.6v
     0x19,//MGv = 1.1v
     0x10,//LGv = 0.7v
     0x1e //UPAV = 2.0v not use
},
//T_RF_PORT_SEL
{
     RF_TX_2GHB,  //Tx2G01
     RF_TX_2GHB,  //Tx1G90
     RF_TX_3GHB1, //Tx2G34
     RF_RX_2GHB,  //Rx2G01
     RF_RX_2GHB,  //Rx1G90
     RF_RX_TDDB40 //Rx2G34
},
//T_IQ_SWAP_CFG_STRUCT
{
     0,//RX :0    IQswap diable     1:    IQswap enable
     0 //TX :0    IQswap diable     1:    IQswap enable
}
}};
#endif