io designer如何指定器件与目标fpga的bank优化？

io designer如何指定器件与目标fpga的bank优化?
像fpga的vref的管脚如何避开优化?
是不是layout没有网络 是不是就不能进行优化?
能不能网络优化有优先级?