微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Mentor PCB 设计 > DRC中的这个检查是干啥的Check For Vias Under Top Place Outlines

DRC中的这个检查是干啥的Check For Vias Under Top Place Outlines

时间:10-02 整理:3721RD 点击:
DRC输出报告中有这一项,这是什么违规?
Check For Vias Under Top Place Outlines       : YES
        Hazards Found : 30

意思是器件下面不能放置孔,其实这个可以忽略

六级会员了  怎么做到的

:lol

学习了,。。

感谢回复,DRC各种信息可以在文档ee_verify_gd中找到,六级会员嘛,让您见笑了,可能我注册比较早,经常问弱智问题吧

ee_verify_gd在哪里啊

安装的文档里面,您安装了文档的话就有

i know

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top