微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Mentor PCB 设计 > 4对高速差分线登长,怎么处理?

4对高速差分线登长,怎么处理?

时间:10-02 整理:3721RD 点击:
        我现在在画一块板,有4对高速差分线,高速差分线对内tx+tx-或者rx+rx-要求登长,这个可以通过设置差分线对diff pair实现。还要求高速差分线对与高速差分线对等长,即tx+tx-rx+rx-也等长,要怎么设呢?
        还有,在中间层的高速差分线,是不是一定需要用地包住做保护呢?

tx+tx-rx+rx- 设置成1个class class内等长即可
差分线不用包地,差分对之间注意保持5w 极限3w即可。
不过不明白多高级的信号,TX RX还要等长。
应该是一个match 不是class

好,我去试一试,谢谢啦~

请问一下,这个“5w 极限3w”是什么啊?

线间距大于或等于5倍的线宽

差分对之间的间距 是一对差分线中心到中心的5倍。

TX和RX要求等长很少见。 能走内层的速率不会很高。
小编方便的话说一下是哪种差分线应用。

一般来说,同层的话,间距保持20mil以上,20mil是极限值;例外,在条件允许的情况下,建议收发分层;

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top