微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Mentor PCB 设计 > 在WG2005中怎样修改via与敷铜之间的距离,前几天发的帖子最终没解决掉问题。

在WG2005中怎样修改via与敷铜之间的距离,前几天发的帖子最终没解决掉问题。

时间:10-02 整理:3721RD 点击:

假设第2层为地,所有不属于GND的VIA与铜之间就会形成10mil的间距

在plane paramenter中  修改的属性都是属于GND的VIA与铜之间的属性

小弟搞了两天  还是没弄小 


[求助]在WG2005中怎样修改via与敷铜之间的距离,前几天发的帖子最终没解决掉问题。


Check:

- Net classses  and clearences
- In Clearence TAB, create a new rule
- Modify the clearence plane rule (plane to via, plane to trace etc etc)
- cross table the 2 net class (all -> GND class created by you)
- Press new

Thats it

Goahead

OK,i got it.

Thank u.

需要把Toggle Plane Clearance rules 按下才会显示

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top