微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Mentor PCB 设计 > 总是plow failed,请问是什么意思!

总是plow failed,请问是什么意思!

时间:10-02 整理:3721RD 点击:
我现在是有个芯片上的管脚总是plow failed,不知道为什么,布不了线,我的这个芯片是个fpga,我是把它分割成好几个symbol来得,不知道和这个有关系吗?
有人遇到过类似的事吗?

是不是有违反规则的地方?比如芯片的管脚间距小于规则设定的间距,就有可能造成管脚处走不了线。

应该是间距或线宽规则有问题

问题解决了,多谢朋友!

果然是小编说的那样!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top