请教关于Expendition的DRC的问题

显示有很多partially routed冲突，看帮助文挡说是什么不完全布线，不明白是什么意思，找了其中几个看好象看不出什么问题，请问这个问题到底是怎么产生的啊?

还有很多unrouted冲突，我检查了一下，相当大一部分是地网络，举个例子，一个双列直插型元件上有个管脚的网络是地，而地在PCB中专门有一层，因此我对这个管脚没有做任何处理，这样就会出现unrouted冲突，要紧吗?

还有关于线宽的问题，之前布线为了方便，需要走多宽的线就临时修改setup里面的典型线宽设置，现在检查就会出些错误，比如现在设定的线宽是最小5mil、典型6mil，最大20mil，那么之前走的15mil的线就会报冲突，这个有问题吗?相似的还有via，一次好象只能设一种，而我一共用了两种过孔，其中总会有一种报冲突。

最后还想请教一下高手，DRC检查中一般最重要的规则是什么，是不是有很多检查无关紧要?还是必须保证没有任何冲突才能交板制作?

非常感谢。

partially routed冲突可以通过仔细拉线和移动线段特别是PIN附近的走线可消除的

那这个冲突到底是指什么呢?我布线基本上都是拖到管脚附近就放手让它自动连上，如果每根都要手动移动不是太麻烦了吗。

地网络是不是你没有画 plane，等你画完了再检查一下就应该没有了。

我个人觉得drc只是提醒你应该注意的事项，而这些事项是你自己定义的。所以，我觉得只要你认为你画的对，应该就没问题。

就像我要在表面焊盘上打过孔，结果它提示我via under part。那又有什么的，我就不管它。

纯粹个人意见，仅供参考。

第一个冲突： 地没铺铜。

第二个问题： 不会产生冲突的。

呵呵，非常感谢楼上各位，第一个问题确实是没做plane process造成的，实在菜鸟。