微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Protel / Altium Designer > altium designer winter 中信号线下方的plane层如何避开?

altium designer winter 中信号线下方的plane层如何避开?

时间:10-02 整理:3721RD 点击:
如何实现信号线下方的plane覆铜挖空,按照信号线的边沿切割避开走线。 要让在下层的plane避开上层的走线,就是走线下方的plane要挖空。

在top层走的高频信号线,在下方的地plane层会有不良影响,希望在信号线的下方的plane层自动的挖空去铜。[img][/img]


图中top层走线下方的颜色,明显是没有覆铜层的。

高频信号线是什么信号?看图片中 PCB 走线 一般,不知其用途是?
(单从当前图片看,此PCB的总体布局可能不是很理想。如果有原作者出来说明下就好了)
这种应用半自动变通实现的方法很多...   


我再试试看能否说清楚,多层板中顶层一般走信号线,中间第一层我一般选用地plane,我看到过有一种说法是说,高频的信号走线的下方,最后不要有地线覆铜或电源覆铜,所以我想把top层高频信号的走线投影下方的地plane挖空,这样是否说明白了呢?

可能你没理解   4楼   提示说明,铺铜问题涉及内容广,需要根据实际应用来抉择连接方式...
不知道你从哪里看到的这种说明,需要联系当时提到的应用环境去理解那句话,而不是简单的照搬(生搬硬套)。
在某些情况下,高频信号恰恰要通过合理的铺铜做屏蔽(电磁兼容、抗干扰措施)。
鉴此,才有提示到板的布局问题...

嗯,同意你所说的 。目前把问题纯粹化一下,就是我所提到的在顶层走线投影到下方plane层上的响应区域上挖空覆铜,有无通过设置参数自动生成的方法,其他的理论上的问题我们暂且搁置,单纯就这个技术上的应用有无简单的解决方法呢?通过在plane层上同样的地方place line的方法,我觉得有点笨,想找一个更好,更简便的方法。

真的没找到介绍相应的方法的资料啊。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top