微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > ISE仿真问题

ISE仿真问题

时间：10-02 整理：3721RD 点击：

当为高的时候是高阻态如何让输出不是高阻态请各位指点迷津

你这可能是有逻辑冲突了，红色是不定态

上一篇：求教大神们这个程序错在哪里了
下一篇：CY8C3244PVI-133它可以外接放大芯片形成模拟锁相放大或者数字锁相放大

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top