微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Quartus II 现在用verilog还是block dragram/schematic file

Quartus II 现在用verilog还是block dragram/schematic file

时间:10-02 整理:3721RD 点击:
现在用verilog还是直接用block dragram/schematic file ?
新手感觉 block dragram/schematic file 更容易上手呢?
感觉这边很多人都是直接block dragram/schematic file呢

有人给指点指点不?

verilog比较多吧

一般都是讨论vhdl verilog 用哪个 你这个还是第一次见
建议你用verilog 吧  很方便 也简单  
新手可以先画画原理图 除了课程设计 我还真没见过用 block dragram/schematic file的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top