微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DDR2 IP核输入时钟问题

DDR2 IP核输入时钟问题

时间:10-02 整理:3721RD 点击:
生成DDR2 IP核,设置的输入是50Mhz,输出是166.667Mhz,half-rate模式。但是在使用时,只有输入小于25Mhz的时钟才有数,输入50Mhz不行。这是为什么?可能因为哪些问题造成的?

有可能你的输出时钟设的太小了

这个不应该。
我如果设置100Mhz,则输入只能是50Mhz一下。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top