微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 现在的FPGA还严格要求上电时序吗?

现在的FPGA还严格要求上电时序吗?

时间:10-02 整理:3721RD 点击:
现在的FPGA还严格要求上电时序吗?想请教一下大家

中高端需要,低端不需要

谢谢你,最近两天过节没有上来,谢谢您给的回复!

谢谢你,最近两天过节没有上来,谢谢您给的回复!可是为什么呢?可以说具体点吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top