微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请问一个时序逻辑always块中,写多个if...else if ...else if...语句和用case语句对时序和稳定性影响有什么不同?

请问一个时序逻辑always块中,写多个if...else if ...else if...语句和用case语句对时序和稳定性影响有什么不同?

时间:10-02 整理:3721RD 点击:
请具体说明为什么哈,谢谢。

如果你用if语句的话,else if最好不要超过6个,会造成一定的延时性。所以相比较我喜欢case语句

应该有优先级,关键路径之类的区别,从而对时序、稳定影响

case没有优先级,if有

谢谢你,~~~~~~~~~

另外,请问您说的不超过6个的原因是会有延时,是有哪里的资料有提到这个问题吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top