微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > CPLD和X86的low pin count问题!

CPLD和X86的low pin count问题!

时间:10-02 整理:3721RD 点击:
我采用了一个altera的EPM570F256C5N的CPLD,用LPC信号连接到CPLD上边,准备扩展一些GPIO使用,但是现在遇到问题。
           1:CPLD没有任何引脚配置的时候,是可以启动的,能够跑码到AE。但是,是有问题的,这个时候应该x86也开始扫描LPC了,导致过不去,USB就不可以使用
           2:我就讲CPLD的连接LPC的这几个引脚,不管设置为输入,还是输出,,还是输入三态到一个未使用的引脚,X86就都不会启动了,跑码也直到1了。很是神奇
问题是:
          1:CPLD需要如何设置,才可以,能够让X86进行启动?
          2:使用的是quartus II 的13.0.1版本

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top