微波EDA网,见证研发工程师的成长! 2025婵犵數濮撮惀澶愬级鎼存挸浜炬俊銈勭劍閸欏繘鏌i幋锝嗩棄缁炬儳娼¢弻鐔告綇閸撗呮殸缂備胶濯崹鍫曞蓟閵娾晜鍋嗛柛灞剧☉椤忥拷04闂傚倸鍊搁崐鎼佸磹妞嬪海鐭嗗〒姘e亾妤犵偞鐗犻、鏇㈡晜閽樺缃曢梻浣虹帛閸旀洟骞栭銈囦笉妞ゆ牜鍋為悡銉╂煟閺囩偛鈧湱鈧熬鎷�12闂傚倸鍊搁崐鎼佸磹妞嬪海鐭嗗〒姘e亾妤犵偞鐗犻、鏇㈡晝閳ь剛绮eΔ浣虹闁瑰瓨鐟ラ悘鈺冪磼閻欌偓閸ㄥ爼寮婚妸鈺傚亞闁稿本绋戦锟� 闂傚倸鍊搁崐鎼佸磹妞嬪海鐭嗗〒姘e亾妤犵偞鐗犻、鏇㈠Χ閸屾矮澹曞┑顔结缚閸樠冣枍瀹ュ洠鍋撶憴鍕;闁告濞婇悰顕€宕堕澶嬫櫌婵犵數濮撮幊澶愬磻閹捐閿ゆ俊銈勮兌閸欏棝姊虹紒妯荤闁稿﹤婀遍埀顒佺啲閹凤拷闂傚倸鍊搁崐鎼佸磹閻戣姤鍤勯柤鍝ユ暩娴犳艾鈹戞幊閸婃鎱ㄧ€靛憡宕叉慨妞诲亾闁绘侗鍠涚粻娑樷槈濞嗘劖顏熼梻浣芥硶閸o箓骞忛敓锟�
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > CPLD和X86的low pin count问题!

CPLD和X86的low pin count问题!

时间:10-02 整理:3721RD 点击:
我采用了一个altera的EPM570F256C5N的CPLD,用LPC信号连接到CPLD上边,准备扩展一些GPIO使用,但是现在遇到问题。
           1:CPLD没有任何引脚配置的时候,是可以启动的,能够跑码到AE。但是,是有问题的,这个时候应该x86也开始扫描LPC了,导致过不去,USB就不可以使用
           2:我就讲CPLD的连接LPC的这几个引脚,不管设置为输入,还是输出,,还是输入三态到一个未使用的引脚,X86就都不会启动了,跑码也直到1了。很是神奇
问题是:
          1:CPLD需要如何设置,才可以,能够让X86进行启动?
          2:使用的是quartus II 的13.0.1版本

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top