全仿真报错，求解
时间：10-02
整理：3721RD
点击：
新人求解！
最近做滤波器，功能仿真过了，跑全仿真的时候，modelsim出现以下报错，不知道怎么解决，求各位大神指点一下。
# ** Error: D:/quartus13.0/modelsim_ase/win32aloem/../altera/verilog/src/cycloneii_atoms.v(5354): $hold( posedge clk &&& sloaddata:112492844 ps, sdata:112493082 ps, 306 ps );
# Time: 112493082 ps Iteration: 0 Instance: /Filter_tb/Filter0/FirstFilteru0_adin_a14_a
最近做滤波器，功能仿真过了，跑全仿真的时候，modelsim出现以下报错，不知道怎么解决，求各位大神指点一下。
# ** Error: D:/quartus13.0/modelsim_ase/win32aloem/../altera/verilog/src/cycloneii_atoms.v(5354): $hold( posedge clk &&& sloaddata:112492844 ps, sdata:112493082 ps, 306 ps );
# Time: 112493082 ps Iteration: 0 Instance: /Filter_tb/Filter0/FirstFilteru0_adin_a14_a
添加ip核支撑库了么?
给你推荐一个微信公众号：FPGA干货，每天都分享fpga内容。