微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助:有哪位大神用过AD977,怎么用Verilog写它的时序图

求助:有哪位大神用过AD977,怎么用Verilog写它的时序图

时间:10-02 整理:3721RD 点击:
AD977有好几种时序图,一个都不会写,求大神给个Verilog程序。或给些写时序图的资料看看,谢谢!

找一找资料看看吧

你现在写的怎么样了啊?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top