Altera DDR2 IP核

用的cycloneiii 里面的ddr2 ip核。感觉网上的资料很少，仿真的倒很多，但是真正到用户接口那段时序的解释却一个也没有。为何没人写个教程

不懂！1

调完了，感觉用户手册里面写的有点问题，还很模糊

我不知道在说什么但是觉得很厉害

ip核会提供一个用户接口给我们，我们只要按照用户接口的时序就可以操作DDR了。A的准备研究，x的是这样的

额额，完全不懂。

最近用到DDR2，可是半个月了，还是糊涂的，仿真什么的很伤神。

我在做DDR2的逻辑设计，这个是抓到的数据。
读出数据线上有数据（而且正确），但是地址线，CAS，RAS一直为0