以FPGA为平台怎么测量脉冲宽度的verilog语言
时间：10-02
整理：3721RD
点击：
FPGA为平台怎么测量脉冲宽度的verilog语言
首先你的主时钟的时钟周期一定要大于你要采的信号的宽度，然后分别采输入信号的上升沿和下降沿，这里有一个跨时钟域处理，你要了解一下，两个沿之间就一个计数器，这个计数器就是你要的宽度了！