FPGA里always以posedge clk为敏感源，当always内部程序过多时，会超过一个时钟周期吗？

刚开始学习FPGA，还没从MCU的思想中走出来，总是觉得always中如果语句过多，会出现类似MCU中断中程序过多，超过中断时间导致程序混乱。大神们，always会出现这种现象吗?如果不会为什么不会呢?

理论上不会，如果超过一个时钟的话，就是时序不满足了！这通过软件可以看出来，这就说明你的设计不科学了！

always 不是中断，你这理解不对，always @ (posedge clk)是表示每个上升沿我要做的事！你写多少我都要做完，做不完就会出现时序问题了！这个综合结果可以看出来的！

恩恩，我知道always不是中断，就是拿他跟MCU的中断作比较，因为MCU的中断也是短时间然后可以做一些事，always也是用一个时钟周期来处理程序，那如果always内部程序多了之后会超过一个时钟周期吗?