微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 为什么时序没有对齐

为什么时序没有对齐

时间:10-02 整理:3721RD 点击:
如图,时序中间为什么多了一段,不该出现的情况,这是同时操作一个寄存器置高的,正常下应该573le[14:0]一块变高,怎么还延长了一段时间,不是同时变高的


看不清!

眼神不好!

这个图看清太难了

看不清楚!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top