求助各位大神有关VHDL分频的问题，最终输出不对
时间：10-02
整理：3721RD
点击：
有关VHDL分频的问题，最终输出不对，程序什么的都有，程序的作用是对时钟先进行10分频，再进行20分频，最终级联实现200分频，程序如附件
是否要提前一个时钟做检测?