微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求教关于CPLD IO口对电压识别的问题

求教关于CPLD IO口对电压识别的问题

时间:10-02 整理:3721RD 点击:
准备使用EPM1270,现在遇到的问题是如果给输入引脚一个-0.7V的电压,芯片会将其识别为低电平吗,求大神指点


已退回5积分

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top