微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于差分串行输入后并行输出的问题

关于差分串行输入后并行输出的问题

时间:10-02 整理:3721RD 点击:
菜菜请教各位大神一个问题,[size=1em](Xilinx的芯片)需要的数据是差分输入的串行A【16位】B【8位】C【20位】数据,时钟和数据都是两根线,现在怎样把数据剥离出来相当于并行输出,让A[16]位(输出)给一个模块,B[8位]C【20位】(输出)给另一个模块。是用IBUFGDS IP,IBUFDS IP么,还没接触过差分的串并,也没用过差分的IP核,求各位大大们给个程序代码的大概框架(详细的最好啦)。


已退回2积分

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top