关于FPGA烧写问题，大家来谈论下

在保证烧写环境良好的情况下（烧写器设备没有任何问题），FPGA供电正常外，烧写失败除了与TCK，TMS，TDO和TDI端口外，还与FPGA的别的引脚有关系吗，比喻说FPGA的时钟，希望知道的能耐心的讲解下，谢谢

fpga的烧写应该和外部的flash有关系把

与FPGA时钟引脚信号没关系。
但 JTAG 需要 FPGA 的一些配置引脚设置正确，特别是模式配置，名如 MSEL0, MSEL1, ...， 它们决定了是否能够采用 JTAG；以及nCONFIG，nCEO，nCE，CONFIG_DONE 等，TMS，TCK，TDI上下拉电阻是否正确合适等。
直接查阅芯片手册配置电路。

烧写模式是不是选择错了

1、MSEL0, MSEL1 正确。
2、还有就是上拉电阻别太大，JTAG和nCONFIG，，CONFIG_DONE ，nStatus，换2K 试试。