微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DDR读写问题

DDR读写问题

时间:10-02 整理:3721RD 点击:
用生成的ddrIP,自己写读写状态机,可是发现写过程,local_wrdata和dq是正常的,数据一致的。可是读的时候,local_rdata数据正常,可是dq却出现错误。请问这是什么原因呢?
还有个很诡异的问题,读写不出现间隔时,local_rdata_valid会正常出现,但是读写一次,空闲一个10us,再读写local_rdata_valid会出现反常。
不知到什么原因,头大。请教各位啦!

时序图如下!


Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top