微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 笔试题,求大神解答,弄不懂什么意思

笔试题,求大神解答,弄不懂什么意思

时间:10-02 整理:3721RD 点击:
A时钟域工作在1Mhz,B时钟域的工作频率在(100Mhz,200Mhz)范围,具体的工作频率不定,两个时钟域是非同源时钟;B时钟域有一个单周期脉冲信号(这种脉冲出现的频率非常低,低于10hz)需要传输到A时钟域,在A时钟域恢复出等于A时钟一个周期长的脉冲信号;用verilog写出实现代码。
PS:主要弄不懂要干什么,没有一点思路。

自己顶起来,大家帮帮忙哈

直接是A时钟域的1MHz采样B时钟域的单周期脉冲信号应该是很难采到的
有这样一个思路仅供参考:B时钟域的脉冲虽然窄但是出现的频率低,因此考虑将B时钟域的单周期信号展宽为小于1MHz的脉冲信号,然后用A时钟域的1MHz来采集肯定可以采集到,然后在A时钟域下变为一个单周期脉冲信号。
不当之处请批评指正

顶起来  期待问题的解决

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top