微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Quartus的一条WARNING

Quartus的一条WARNING

时间:10-02 整理:3721RD 点击:

15.Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details


【提示】top层有些管脚没有绑定到FPGA pin上面。仔细找找吧。


每次搜索结果都是这个,但是我觉得自己的I/O口已经分配好了,不知道怎么回事?


是不是有些特殊的引脚没有设置好

感谢您的回复。“特殊的引脚”是什么意思?不太懂?

把default的值改成特定的值就可以了。看报告就可以解决的问题啊,要学会思考。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top