求教VHDL编写三相输入
时间：10-02
整理：3721RD
点击：
我的VHDL测试文件中要求有三相输入，分别是Uab(t)=128sin(327t+120°)，Ubc(t)=128sin327t，Uca(t)=128sin(327t+240°)。
求教如何转成把这三个式子编写成VHDL语言输入
求教如何转成把这三个式子编写成VHDL语言输入
sin函数写成表，使用RAM来实现。
相同的幅度，可以忽略；如果非要加个期限，乘以128，即低位增加7比特0.