微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > verilog一个小问题

verilog一个小问题

时间：10-02 整理：3721RD 点击：

产生几个触发器啊?为什么?

上一篇：FPGA从零开搞————第一天（盲人摸象）
下一篇：帮忙写一下ASK解调模块的测试文件，自己写的仿真不出来，谢谢，急急急！

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top