微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > quartus错误10500解决办法

quartus错误10500解决办法

时间:10-02 整理:3721RD 点击:


Error (10500): VHDL syntax error at PROCESS.vhd(1) near text "P2";  expecting "entity", or "architecture", or "use", or "library", or "package", or "configuration"

你这个进程前丢了什么东西

没有 是一个时基产生与测频时序控制电路的程序    是不是我的程序缺少了一一部分?

谢谢 已经解决了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top