微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求大神给我一个用VHDL语言实现用冒泡法比较大小的工程,实在是写不出来了

求大神给我一个用VHDL语言实现用冒泡法比较大小的工程,实在是写不出来了

时间:10-02 整理:3721RD 点击:
才开始学习和入门VHDL语言,对于这个算法完全不会啊

用冒泡法?vhdl只是描述硬件,比较大小可以几千个数同时比较,根本就不会有人用冒泡这种超级低速的方法。

但是我们老师要求用冒泡法 顿时感觉自己不会做了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top