微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 小白情节各位,ISE和Modelsim 联合仿真第一次编译库问题

小白情节各位,ISE和Modelsim 联合仿真第一次编译库问题

时间:10-02 整理:3721RD 点击:
如图所示,在编译库的时候一直处于0%的状态,半个小时过去了没有反应,请问是什么原因,恳请指导。


多等等,这个貌似就是挺费时间的

就一直显示在这步没动了:
verilog.secureip library compiled to D:\14.7\ISE_DS\ISE\verilog\mti_se\10.1c\nt64/secureip

那就不知道了,你这也没提示什么错误,重装试试吧,没遇到过这种问题,只是觉得当时装的时候也挺慢的

装好了,确实太慢,电脑该更新了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top