微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 怎么用verilog实现1024个数组的排序?

怎么用verilog实现1024个数组的排序?

时间:10-02 整理:3721RD 点击:
输入是16位位宽的数组,有1024个进行排序,取中间的768个数进行平均,搞了半天没有实现,哪位大神指点一下

对速度有要求吗?对速度有较高要求就用A栈,但是相当耗费资源,没要求就类似C语言的冒泡法排序吧,简单,也节约资源

请问小编,弄出来了么?我现在也是对大量数据排序,感觉很棘手

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top