微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于altera lvds收发ip核

关于altera lvds收发ip核

时间:10-02 整理:3721RD 点击:
what is the deserialization factor?这一个设置最大为10吗?如果我要发送或接收12bit该怎么做?use external pll ? 这个打勾和不打勾的区别在哪里,

好牛掰                                    

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top