微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > xilinx 后仿真遇到问题

xilinx 后仿真遇到问题

时间：10-02 整理：3721RD 点击：

直接用一句话赋值 SRAM_CLK <= clk_sram;然后把SRAM_CLK 引到管脚输出,
用post-map或者post-rote仿真,为什么出来的信号是这样的呢.

这应该是你的代码有问题，比如将该位设置为高阻

上一篇：新手求助，在quartus上仿真无法将end time设置大于1ms
下一篇：quartus软件编译时出来的问题，大家帮看一下是因为什么？

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top