微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于Modelsim的使用方法请教

关于Modelsim的使用方法请教

时间:10-02 整理:3721RD 点击:
我是通过quartus来调用Modelsim的,比如程序写完之后综合完成后调用Modelsim进行仿真。
但是如果发现仿真的结果不对,我就要去返回修改verilog代码,再编译综合。那么问题来了,
此时,我是要把Modelsim关闭,再重新调用modelsim吗?
我一直是这么做得,但是发现很浪费时间,请问各位有什么
好方法吗?

如果不是程序或设置问题,那就可能是软件安装不对或软件版本有问题,因为盗版的软件就这样。

输入指令:do [entity_name]_run_msim_rtl_verilog.do。

同问

那就把调用modelsim和自己写do文件 结合起来啊啊啊啊啊啊啊

关闭重新开始
编写do文件

那就把调用modelsim和自己写do文件 结合起来啊啊啊啊啊啊啊

请问你是不是经常用do文件来操作?这个很重要吗?

挺好用的,我一般是一开始是自动调用的,第二次就写do文件,方便仿真,不用每次都关闭软件重来

比如说,我只是修改了工程中某一个模块的代码,或者我只是修改了testbench的代码,都可以用do文件来对单个文件进行编译,而不用重新再关闭软件重来的吗?我这方面的知识比较欠缺,请多指教。

一般都是这样的,不用关闭了,只要在下面输入do  xxx.do就行了,具体自己百度,还有就是修改模块的引脚的时候,记得也要修改testbench

请问你一下,你一般使用Modelsim仿真整个工程还是对工程里的模块单独进行仿真?

都有,一般是先模块仿真通过在总的仿真,我是新手,你借鉴借鉴就好,问问大神们怎么看

我记得明德扬的视频有着部分的讲解,360云盘下载,http://yunpan.cn/cjZTiDA9pY56x??访问密码 c359,不知道能不能解决你的问题。

我记得明德扬的视频有相关内容的讲解,可以参考。

谢谢,我看一下

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top