微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > quartus警告

quartus警告

时间:10-02 整理:3721RD 点击:
代码综合的时候quartus 报出如下警告,想请教大家,这是什么意思,如何解决:
Warning (14130): Reduced register "iic:u1|state.stop" with stuck data_in port to stuck value GND
Warning (14110): No clock transition on "iic:u1|data[9]" register due to stuck clock or clock enable

第一个意思是说经综合[编译]完后发现b2[0]相当于一直接GND. 也就是你逻辑错了. Quartus里要将Warning和Error一样看待。Error主要是语法错误,Warning提醒你可能的逻辑错误。
第二个是因为进程里用到了多个时钟,这是不允许的
在软件里右击警告,在弹出的菜单中选择help,就有详细的解释,遇到问题要自己先看看问题的内容,试着解决。

谢谢                                                                                                                                   

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top