《我与FPGA——一起飞！》

今年大四了，现在也考到了自己心中的研究生院。选了一个喜欢的老师，最近老师给我分配了任务，让我跟着后面做项目。而项目是基于Cyclone IV E的FPGA；现在也属于入门阶段，虽然在学校学过一点Verlog HDL 但是理论与现实差距还是挺大的。感觉到自己身上有很大的不足。还好QuartusII可以使用原理图设计，因此我就开始学习顶层设计原理图（SOPC设计）。这两天开始学习了NIOS软件。但是心中还是有许多不安，毕竟是学工科的，这样的学习不是想要的，所以请各位给我更好的建议。本人十分感谢！

不用verilog设计?还是放弃吧

我知道呀，但是现在是应付工程；听老师说快要交货了。所以练这个。过两天肯定要好好学的！