微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > FPGA管脚输出电压

FPGA管脚输出电压

时间:10-02 整理:3721RD 点击:

使用的是Spartan—6,管教约束输出3.3V,在GPIO接口输出
即      NET  SLOAD                           LOC = M14 | IOSTANDARD = "LVCMOS33";
但实测的时候SLOAD引脚上只有1.6V(高电平时),把负载芯片去掉以后也是1.6V,请问这是什么原因?
谢谢!

测量出现问题,已解决

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top