微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > quartus 11.0时序仿真怎么弄啊

quartus 11.0时序仿真怎么弄啊

时间:10-02 整理:3721RD 点击:
编译后Tb和源文件后直接选择run gate-level simulation 么

11.0没有内部仿真,用第三方仿真工具modelsim仿真。

楼上正解 !

运行RTL仿真没什么问题   然后运行gate-level simlation 就完全不行了   不是很清楚gate-level 仿真是什么鬼  这不是后仿或时序仿真么 ?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top