微波EDA网,见证研发工程师的成长!
搜 索
首页
微波射频
射频和无线通信
天线设计
硬件设计
PCB和SI
通信和网络
测试测量
应用设计
研发杂谈
研发问答
首页
>
研发问答
>
嵌入式设计讨论
>
FPGA,CPLD和ASIC
> vivado在impl中报错BUFG不足
vivado在impl中报错BUFG不足
时间:10-02
整理:3721RD
点击:
在syn中设定了bufg为32个,syn后的报告中也是32个bufg。但是执行impl后,vivado报错说是生成了35个bufg,超出芯片容量。重新syn之后还是这样。不知道是什么原因,怎么syn和impl的结果会不同。
上一篇:
各位大神,基于FPGA控制ADC0804的程序,有疑问
下一篇:
nLint很不靠谱,还是我用得有问题?
栏目分类
移动通信
微波和射频技术
无线和射频
PCB设计问答
硬件电路设计
嵌入式设计讨论
手机设计讨论
信号完整性分析
测试测量
微电子和IC设计
热门文章
求助vcs仿真xilinx的库的问题
新版破解器 Quartus II 13
Vivado中做MicroBlaze实验 S
“ Could not start or
modelsim仿真
VCS2016 求助
求助! modelsim显示 :
用Verilog语言编写SJA1000 C
Copyright © 2017-2020
微波EDA网
版权所有
网站地图
Top