微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于testbench连接模块的问题

关于testbench连接模块的问题

时间:10-02 整理:3721RD 点击:
编了一个程序,用quartus调用modelsim的时候出现了下面的这个错误。Error: (vsim-3389) E:/project/test2/simulation/modelsim/hm.vt(53): Port 'counter' not found in the connected module (7th connection). 出问题的代码是这个位置: hm i1 ( .clk(clk), .data(data), .key(key), .pulse(pulse), .rst_n(rst_n), .clk_div(clk_div), .counter(counter) );//错误就指向了这一行。请问这里有什么问题吗?各位大神。 always  #10 clk=~clk;

你先确认一下你的counter是输入还是输出,还是中间量用来计数,如果不是输入也不是输出,你把它放到引用里做什么啊?在testbench里引用程序,那个括号里都是输入输出啊,

可能的错误:1、错误是在你链接的模块中的输入输出接口没有counter这个接口;
2、你再testbench中没有声明counter这个接口。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top