微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Quartus生成PLL出错

Quartus生成PLL出错

时间:10-02 整理:3721RD 点击:
   小弟又遇到问题了,求各位大神帮忙解决下:利用Quartus ii 13.1生成PLL IP核时出现错误,大概意思是生成的临时文件夹是空的,没有.prj 和.vo等文件(公司个人电脑安装了保密软件,没办法将错误信息展示给各位看),生成其他的IP核时都是没有问题的。希望有大神能明白是怎么回事并给出小小的指导,谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top