请问有大神可以指点设计一个多路PCM编码的复接器

要求是利用FPGA开发板，设计一个多路PCM编码的复接器，已知8路电话信号已经过PCM编码，每路位宽8bit，频率8KHz，以64比特宽度并行输入到复接器，要求复接逻辑能够把8电话路信号顺序排队，以8bit宽度，64KHz频率依次输出1—8路电话PCM编码。要求设计实现该功能逻辑，并进行仿真验证。（提示：需要用到内嵌RAM作为数据缓冲器，或采用多级流水线结构）。
有没有大神可以 指点一下思路?

沙发。