微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 100M采样频率的ADC出来的数据怎么给主频50M的FPGA呢?

100M采样频率的ADC出来的数据怎么给主频50M的FPGA呢?

时间:10-02 整理:3721RD 点击:
100M采样频率的ADC出来的数据怎么给主频50M的FPGA呢?通过倍频FIFO缓冲吗?之后呢

你试一下异步fifo
这里有偏文章,,你看一下啊:http://www.elecfans.com/emb/xitong/20091222143216.html

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top